Evaluación de desempeño de software para el análisis espectral de señales de voz en una arquitectura MIPS

Speech recognition and algorithms for audio encoding/decoding are large and complex. Embedded systems tend to have limited resources, so in order to develop efficient speech analysis applications for these platforms, it is important to evaluate the performance of speech processing algorithms. This paper presents the performance evaluation of an application for speech signals analysis implemented in an embedded system based on the XBurst jz4740 processor, which has MIPS based instruction set architecture (ISA). Two versions of a speech signal analysis application were designed using two algorithms for the spectral data extraction: Fast Fourier Transform (FFT) and Linear Predictive Coding (LPC). The two versions were implemented in the embedded system. Finally, a performance evaluation of the two versions implemented on the embedded system is carried out, measuring the response time, memory footprint and throughput. The results show that the response time is less than 10 seconds for speech signals with less than 214 samples, and the memory footprint is less than 25% of the maximum capacity. For larger signals, the system reduces its performance and it reaches memory saturation for signals with around 216 samples.Los algoritmos para el procesamiento de señales de voz son largos y complejos. Al momento de desarrollar aplicaciones de procesamiento de voz para sistemas embebidos, que suelen tener recursos limitados, es importante realizar una evaluación de desempeño de todo el sistema. Este artículo presenta la evaluación de desempeño de una aplicación para el análisis de señales de voz implementada en un sistema embebido basado en el procesador XBurst jz4740, que tiene un conjunto de instrucciones basado en la arquitectura MIPS. Se diseñaron dos versiones de la aplicación para el análisis de señales de voz, usando dos algoritmos para la extracción de información espectral: transformada rápida de Fourier y Codificación predictiva lineal. Finalmente se realizó una evaluación de desempeño de las dos versiones implementadas en el sistema embebido midiendo el tiempo de respuesta, el consumo de memoria y el volumen de trabajo. Los resultados muestran que las señales de voz con menos de 214 muestras tienen un tiempo de respuesta menor a 10 segundos, con un consumo de memoria menor al 25% del total disponible. Para señales con mayor número de muestras el sistema reduce su desempeño y para señales con cerca de 216 muestras el sistema alcanza saturación de memoria

Metodología de diseño de sistemas digitales con reconfiguración parcial dinámica sobre FPGA de bajo costo

En este documento se presenta una metodología para el diseño de sistemas digitales usando reconfiguración parcial dinámica basada en diferencias en FPGA de la familia Spartan de Xilinx. Se aborda el problema de diseño en alto nivel de abstracción y se muestran las herramientas disponibles para traducir el diseño en un circuito funcional sobre una plataforma auto-reconfigurable

Performance evaluation of software for the spectral analysis of speech signals in a MIPS based architecture

Los algoritmos para el procesamiento de señales de voz son largos y complejos. Al momento de desarrollar aplicaciones de procesamiento de voz para sistemas embebidos, que suelen tener recursos limitados, es importante realizar una evaluación de desempeño de todo el sistema. Este artículo presenta la evaluación de desempeño de una aplicación para el análisis de señales de voz implementada en un sistema embebido basado en el procesador XBurst jz4740, que tiene un conjunto de instrucciones basado en la arquitectura MIPS. Se diseñaron dos versiones de la aplicación para el análisis de señales de voz, usando dos algoritmos para la extracción de información espectral: transformada rápida de Fourier y Codificación predictiva lineal. Finalmente se realizó una evaluación de desempeño de las dos versiones implementadas en el sistema embebido midiendo el tiempo de respuesta, el consumo de memoria y el volumen de trabajo. Los resultados muestran que las señales de voz con menos de 214 muestras tienen un tiempo de respuesta menor a 10 segundos, con un consumo de memoria menor al 25% del total disponible. Para señales con mayor número de muestras el sistema reduce su desempeño y para señales con cerca de 216 muestras el sistema alcanza saturación de memoria.Speech recognition and algorithms for audio encoding/decoding are large and complex. Embedded systems tend to have limited resources, so in order to develop efficient speech analysis applications for these platforms, it is important to evaluate the performance of speech processing algorithms. This paper presents the performance evaluation of an application for speech signals analysis implemented in an embedded system based on the XBurst jz4740 processor, which has MIPS based instruction set architecture (ISA). Two versions of a speech signal analysis application were designed using two algorithms for the spectral data extraction: Fast Fourier Transform (FFT) and Linear Predictive Coding (LPC). The two versions were implemented in the embedded system. Finally, a performance evaluation of the two versions implemented on the embedded system is carried out, measuring the response time, memory footprint and throughput. The results show that the response time is less than 10 seconds for speech signals with less than 214 samples, and the memory footprint is less than 25% of the maximum capacity. For larger signals, the system reduces its performance and it reaches memory saturation for signals with around 216 samples

Diseño, calibración y prueba de una unidad de medida inercial (IMU) inalámbrica para cohetes

Este artículo presenta el proceso de diseño, calibración y pruebas de una unidad de medida inercial (IMU) desarrollada especialmente para ser utilizada en cohetes de agua y aire comprimido. La IMU desarrollada cuenta con 10 grados de libertad, logrados por los distintos sensores utilizados en su construcción, siendo estos, un acelerómetro de 3 ejes, un giroscopio de 3 ejes, un magnetómetro de 3 ejes y un sensor de presión atmosférica. La selección de los sensores fue realizada teniendo en cuenta las características de vuelo de un cohete de agua, el cual se caracteriza por una fuerte aceleración durante la etapa de propulsión, seguido por un movimiento parabólico de alto giro y un descenso lento gracias al sistema de recuperación, según esto, el acelerómetro es capaz de medir hasta 16 g de aceleración, el giroscopio hasta 2000°/s y el barómetro hasta una presión equivalente a 9000 m sobre el nivel del mar. Se implementó un sistema de transmisión inalámbrico con un rango de más de 1500 m línea vista de cobertura con el fin de garantizar el envío de la información obtenida por el IMU. Finalmente se realizaron las pruebas de calibración de los distintos sensores y una prueba de campo con un cohete. Los resultados obtenidos permitieron confirmar que los sensores utilizados fueron correctamente dimensionados y midieron el comportamiento completo del vuelo del cohete

Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales.

Este artículo describe el diseño y la implementación de un sistema de verificación funcional basado en la técnica de la aceleración de hardware, «Aceleración de la simulación», utilizando herramientas libres (hardware y software libre) que acercan la solución a desarrolladores pequeños y a espacios académicos que incentivan el desarrollo de soluciones electrónicas locales. Este sistema permite realizar la verificación funcional de sistemas digitales, ejecutando el lenguaje de descripción de hardware (HDL) directamente en un dispositivo emulador (hardware) y visualizando su comportamiento en una estación de trabajo controlada por el usuario o desarrollador. El tiempo de verificación, y por ende el tiempo de producción de un diseño digital de complejidad considerable, se disminuye con el uso de la verificación por emulación de hardware

A system level hardware/software partition of a mimo-ofdm system for systemc modeling

This paper presents the design process and description at the system level of a communication system based on Multiple Input-Multiple Output and Orthogonal Frequency Division Multiplexing (MIMO-OFDM). These are used in fourth generation (4G) systems, due to the performance improvement when facing rapidly changing wireless environments. Hardware/software partitioning is taken under consideration for the design, with developed criteria for measuring system performance. The design and validation of the system is made using SystemC language. This is part of a research work, carried out in order to study and establish an appropriate methodology for Hardware/Software co-design

EF1-NSGA-III: An evolutionary algorithm based on the first front to obtain non-negative and non-repeated extreme points

Multi-Objective and Many-objective Optimization problems have been extensively solved through evolutionary algorithms over a few decades. Despite the fact that NSGA-II and NSGA-III are frequently employed as a reference for a comparative evaluation of new evolutionary algorithms, the latter is proprietary. In this paper, we used the basic framework of the NSGA-II, which is very similar to the NSGA-III, with significant changes in its selection operator. We took the first front generated at the non-dominating sort procedure to obtain nonnegative and nonrepeated extreme points. This opensource version of the NSGA-III is called EF1-NSGA-III, and its implementation does not start from scratch; that would be reinventing the wheel. Instead, we took the NSGA-II code from the authors in the repository of the Kanpur Genetic Algorithms Laboratory to extend the EF1-NSGA-III. We then adjusted its selection operator from diversity, based on the crowding distance, to the one found on reference points and preserved its parameters. After that, we continued with the adaptive EF1-NSGA-III (A-EF1-NSGA-III), and the efficient adaptive EF1-NSGA-III (A2-EF1-NSGA-III), while also contributing to explain how to generate different types of reference points. The proposed algorithms resolve optimization problems with constraints of up to 10 objective functions. We tested them on a wide range of benchmark problems, and they showed notable improvements in terms of convergence and diversity by using the Inverted Generational Distance (IGD) and the HyperVolume (HV) performance metrics. The EF1-NSGA-III aims to resolve the power consumption for Centralized Radio Access Networks and the BiObjective Minimum DiameterCost Spanning Tree problems.Los problemas de optimización de varios objetivos se han resuelto ampliamente usando algoritmos evolutivos durante algunas décadas. A pesar de que los algoritmos NSGA-II y NSGA-III se emplean con frecuencia como referencia para evaluar nuevos algoritmos evolutivos, este último es propietario. En este artículo, utilizamos el marco NSGA-II, similar al NSGA-III, con cambios en su operador de selección. Tomamos el primer frente generado por ordenamiento no dominante para obtener puntos extremos no negativos y no repetidos. Esta versión del NSGA-III se llama EF1-NSGA-III, y su implementación no comienza desde cero; eso serıa reinventar la rueda. En lugar de eso, tomamos el código NSGA-II de los autores en el repositorio del Laboratorio de Algoritmos Genéticos Kanpur para extender el EF1-NSGA-III. Luego ajustamos su operador de selección de la diversidad en función de la distancia de hacinamiento al que se encuentra usando los puntos de referencia y preservamos sus parámetros. Después continuamos con el EF1-NSGA-III adaptativo (A-EF1-NSGA-III), y el eficiente adaptativo EF1-NSGA-III (A2-EF1-NSGA-III) contribuyendo en la explicación de cómo generar diferentes tipos de puntos de referencia. Los algoritmos propuestos resuelven problemas de optimización con restricciones de hasta 10 funciones objetivos. Los probamos en una amplia gama de problemas de referencia, y mostraron mejoras notables en términos de convergencia y diversidad utilizando las métricas de rendimiento de Distancia Generacional Invertida (IGD) e Hipervolumen (HV). El EF1-NSGA-III tiene como objetivo resolver el consumo de energía para las redes de acceso de radio centralizado y los problemas del árbol de expansión de diámetro mínimo bi-objetivo